对于处理器而言，需要考虑各种内部操作，包括缓存、内部存储器存取、DMA等;另外，还需要考虑从直流到远高于时钟频率的所有频率上，电源引脚的噪声应在Upp噪声的±5%以内，最大直流电压漂移容限加上峰值噪声幅度必须小于供电电压的5%。总之，有很多方法来估算总共需要的电容的数量，以及如何分配这些电容，这是一个复杂的问题，特别是在处理包含数百万门现代处理器的复杂性问题时更为复杂，也可以在半导体网站上查到大量的相关应用。
为了取得最佳性能，需要使逆变器电源的元器件供电引脚和去耦电容间的电感和电阻最小，所以在布局时需要考虑去耦电容布局和连接方式。几种贴片电容的连接方式比较简单，由于PCB的传输线和过孔都会引入阻抗，所以最后一种连接方式是最佳的连接方式。
当PCB 中存在电源和地平面层时，PCB 顶层的电容能够达到最佳效果。
随着时钟频率和边沿切换速度的增加，有效地对高频设备的电源引脚去耦或提供旁路变得更困难，因为电容的ESL(等效串联电感）随频率的增加而增强了电抗;电容的ESR（等效串联电阻）增加，降低了电容的功效;电容寄生装配（焊盘、过孔）电抗随频率增加而增加;对于高于电容的 ESL是指由电容的结构而产生的电感，电容的ESL 设置了限制因素，这些限制因素是关于电容如何更好(或更快）地去除耦合的电源总线噪声。电容实质上是一个LC电路，因此有一个谐振点，ESL和电容值都能影响到电容的谐振点，高谐振频率的电容能够更好地完成其去耦的任务。
|
